TSMC N2 2nm-Prozess - 15 Prozent mehr Leistung

TSMC N2 ist ein 2-nm-Fertigungsprozess für Smartphone-SoCs, Hochleistungsrechner und KI-Chips. Die Technologie nutzt erstmals bei TSMC Gate-all-around-Nanosheet-Transistoren und startete im vierten Quartal 2025 die Volumenproduktion.TSMC N2 vergleicht sich mit dem Vorgängerprozess N3E über drei Kennwerte: bis zu 15 Prozent mehr Leistung bei gleicher Leistungsaufnahme, bis zu 30 Prozent weniger Energiebedarf bei gleicher Leistung und mehr als 15 Prozent höhere Chipdichte.

Erste Nanosheet-Generation

Die Nanosheet-Struktur bildet den wichtigsten technischen Wechsel. TSMC kombiniert sie mit überarbeiteten Verbindungen zwischen den Transistorebenen sowie einer skalierbaren Kupfer-RDL-Struktur für die Integration mit 3D-Fertigungsverfahren.

Für speicherintensive Designs nennt TSMC eine SRAM-Dichte von etwa 38 Mb/mm². Ein SRAM-Testbaustein mit 256 Mb bestand laut Unternehmensangaben einen 1.000-Stunden-HTOL-Test, einem Belastungstest für die Zuverlässigkeit integrierter Schaltungen.Die technischen N2-Testdaten beziehen sich auf eine Plattform für KI-, Mobil- und HPC-Anwendungen.

Leistung und Energieverbrauch

Beim Vergleich mit N3E nennt TSMC einen Leistungszuwachs von 10 bis 15 Prozent bei identischer Leistungsaufnahme. Umgekehrt soll der Energiebedarf bei identischer Leistung um 25 bis 30 Prozent sinken.

Die Werte sind Zielangaben für definierte Vergleichsbedingungen und keine pauschale Leistungssteigerung jedes fertigen Chips. Das Ergebnis hängt zusätzlich von Schaltungsdesign, Taktfrequenz, Speicheranbindung, Gehäuse und Kühlung ab.

Fertigung und Einsatzfelder

Die Volumenproduktion begann im vierten Quartal 2025. TSMC nennt Fab 20 und Fab 22 als Produktionsstandorte für die 2-nm-Technologie; der Prozess richtet sich an mobile Prozessoren, Hochleistungsrechner und KI-Anwendungen.Der europäische Fachbericht zum Produktionsstart bestätigt den Beginn der Volumenfertigung im vierten Quartal 2025.

Im Vergleich zu einer klassischen 3-nm-FinFET-Plattform verändert N2 nicht nur die Struktur der Transistoren. Die höhere Dichte kann mehr Logik oder Cache auf derselben Fläche ermöglichen, während die niedrigere Leistungsaufnahme die thermische Auslegung eines Systems entlastet.

N2 gegenüber N3E

N3E bleibt der direkte Vergleichsmaßstab, weil TSMC die N2-Kennwerte darauf bezieht. N2 verspricht 10 bis 15 Prozent mehr Leistung bei gleicher Leistungsaufnahme, 25 bis 30 Prozent weniger Leistungsbedarf bei gleicher Leistung und mehr als 15 Prozent höhere Chipdichte.

Ein direkter Preisvergleich für ein einzelnes Endgerät ist nicht möglich, weil TSMC N2 als Auftragsfertigungsplattform und nicht als frei verkauften Endkundenchip anbietet. Der Prozess wird von Kunden für eigene Prozessoren, Beschleuniger und System-on-Chips genutzt.

Für welche Chips N2 passt

Die Plattform ist auf energieeffiziente Rechenleistung ausgelegt. Dazu zählen mobile SoCs, Prozessoren für Hochleistungsrechner und KI-Beschleuniger mit hoher Logik- und Speicherdichte.

Für Geräte mit sehr kleinen Stückzahlen können Entwicklungsaufwand und Fertigungszugang wichtiger sein als der maximale Dichtegewinn. N2 ist deshalb kein einzelnes Bauteil mit standardisierter Pinbelegung, sondern eine Fertigungstechnologie, aus der verschiedene kundenspezifische Chips entstehen.